1 | PCB 布线和布局 | PCB布线及布局隔离标准:强弱电流隔离、大小电压隔离、高低频隔离、输入输出隔离、数字模拟隔离、输入输出隔离,划分标准为一个数量级不同之处。隔离方法包括:相互空间远离和地线隔离。 |
2 | PCB 布线和布局 | 晶振要尽量靠近IC,走线要粗一些 |
3 | PCB 布线和布局 | 晶体振荡器外壳接地 |
4 | PCB 布线和布局 | 时钟线通过连接器输出时,连接器上的引脚应在时钟线引脚周围有接地引脚 |
5 | PCB 布线和布局 | 让模拟和数字电路分别拥有自己的电源和接地路径。在可能的情况下,应尽可能加宽电路这两部分的电源线和地线,或者使用单独的电源层和地层,以尽量减少电源和地环路的阻抗,减少电源中任何可能的干扰电压和接地环路 |
6 | PCB 布线和布局 | 单独工作的PCB的模拟地和数字地可以在系统接地点附近的单点连接。如果电源电压一致,模拟电路和数字电路的电源可以在电源入口处单点连接。如果电源电压不一致,可将两个电路单点连接。在电源附近接一个1~2nf的电容,为两个电源之间的信号回流提供通路 |
7 | PCB 布线和布局 | 如果PCB插在主板上,主板的模拟电路和数字电路的电源和地也应该分开。模拟地和数字地应在主板接地点接地,电源应在系统接地点附近单点接地。串联连接。如果电源电压相同,则模拟电路和数字电路的电源在电源入口处连接在单点处。如果电源电压不一致,应在两个电源附近放置一个1~2nf的电容,以提供两个电源之间的信号返回电流。通道 |
8 | PCB 布线和布局 | 高速、中速、低速数字电路混合使用时,必须在印制板上为其分配不同的布局区域 |
9 | PCB 布线和布局 | 尽可能将低级模拟电路和数字逻辑电路分开 |
10 | PCB 布线和布局 | 设计多层印制板时,电源层应靠近地平面,并布置在地平面下方。 |
11 | PCB 布线和布局 | 设计多层印制板时,布线层应紧邻整个金属平面布置 |
12 | PCB 布线和布局 | 设计多层印制板时,将数字电路和模拟电路分开。如果可能的话,将数字电路和模拟电路布置在不同的层中。如果必须同层布置,可以采用挖沟、接地线、隔离等方法来补救。模拟地和数字地以及电源必须分开,不能混用 |
13 | PCB 布线和布局 | 时钟电路和高频电路是干扰和辐射的主要来源。它们必须分开布置并远离敏感电路 |
14 | PCB 布线和布局 | 长期传输时注意波形失真 |
15 | PCB 布线和布局 | 为了减少干扰源和敏感电路的环路面积,最好的办法是使用双绞线和屏蔽线将信号线和地线(或载流环路)绞在一起,使信号相连到地面 线路(或载流电路)之间的最近距离 |
16 | PCB 布线和布局 | 增加线间距离,使干扰源与感应线路之间的互感尽可能小 |
17 | PCB 布线和布局 | 如果可能,干扰源线和感应线应成直角(或接近直角)走线。这样可以大大减少两条线之间的耦合 |
18 | PCB 布线和布局 | 增加线间距离是减少电容耦合的最佳方法 |
19 | PCB 布线和布局 | 在正式布线之前,首先要做的就是对线路进行分类。主要分类方法是按功率等级,每30dB功率等级分为几组 |
20 | PCB 布线和布局 | 不同类别的导线应分别捆扎、分开敷设。相邻类别的导体也可以采取屏蔽或绞合等措施后组合在一起。分类线束之间的最小距离为50~75mm |
21 | PCB 布线和布局 | 在布置电阻时,放大器的增益控制电阻和偏置电阻(上拉和下拉)、上拉和下拉以及稳压整流电路应尽可能靠近放大器、有源器件及其电源和接地,以减少其去耦效应(提高瞬态响应时间)。 |
22 | PCB 布线和布局 | 将旁路电容靠近电源输入 |
23 | PCB 布线和布局 | 去耦电容放置在电源输入端。尽可能靠近每个 IC |
24 | PCB 布线和布局 | PCB的基本特性阻抗:由铜的质量和横截面积决定。具体为:1盎司0.49毫欧/单位面积 电容:C=EoErA/h,Eo:自由空间介电常数,Er:PCB矩阵介电常数,A:电流到达范围,h:走线间距 电感:均匀分布在布线中,约1nH/m oz铜线,在0.25mm(10mil)厚的FR4轧制下,位于接地层之上)0.5mm宽,20mm长的走线产生9.8毫欧的阻抗,电感20nH 和 1.66pF 对地耦合电容。 |
25 | PCB 布线和布局 | PCB布局的基本准则:增加走线间距以减少电容耦合产生的串扰;电源线和地线平行敷设,优化PCB电容;将敏感的高频线路放置在远离高噪声电源线的位置;加宽电源线和地线,降低电源线和地线的阻抗; |
26 | PCB 布线和布局 | 分段:使用物理分段来减少不同类型信号线之间的耦合,尤其是电源线和地线 |
27 | PCB 布线和布局 | 局部去耦:对本地电源和IC进行去耦,电源输入端口与PCB之间采用大容量旁路电容,滤除低频脉动,满足突发功率要求,各个IC的电源与地之间采用去耦它们之间的电容,并且这些去耦电容应尽可能靠近引脚。 |
28 | PCB 布线和布局 | 布线分离:最大限度地减少 PCB 同一层内相邻线路之间的串扰和噪声耦合。使用 3W 规格来处理关键信号路径。 |
29 | PCB 布线和布局 | 保护及分流线:关键信号采用双面地线保护措施,并确保保护线两端接地 |
30 | PCB 布线和布局 | 单层PCB:保持地线至少1.5mm宽,跳线和地线宽度的变化应保持在最小 |
31 | PCB 布线和布局 | 双层PCB:优先使用地栅/点阵布线,宽度保持在1.5mm以上。或者一侧接地,另一侧接信号电源 |
32 | PCB 布线和布局 | 保护环:使用地线形成一个环,围绕保护逻辑进行隔离 |
33 | PCB 布线和布局 | PCB电容:多层板上因电源面与地绝缘层较薄而产生PCB电容。优点是非常高的频率响应和均匀分布在整个表面或线路上的低串联电感。相当于整个板上均匀分布的去耦电容。 |
34 | PCB 布线和布局 | 高速电路和低速电路:高速电路应靠近地平面,低速电路应靠近电源平面。 接地填铜:填铜必须保证接地。 |
35 | PCB 布线和布局 | 相邻层走线方向应采用正交结构,避免相邻层不同信号线走同一方向,减少不必要的层间干扰;当由于板子结构限制(如某些背板)而很难避免这种情况,特别是信号速率较高时,应考虑使用地平面来隔离各个布线层,并使用地信号线来隔离各个布线层。信号线; |
36 | PCB 布线和布局 | 不允许一端浮在空中的接线,以避免“天线效应”。 |
37 | PCB 布线和布局 | 阻抗匹配检查规则:同一网格的布线宽度应一致。线宽的变化会导致线路特性阻抗不均匀。当传输速度较高时,会发生反射。设计中应避免这种情况。 。在某些条件下,线宽的变化可能无法避免,应尽量减少中间不一致部分的有效长度。 |
38 | PCB 布线和布局 | 防止信号线在不同层之间形成自环路,造成辐射干扰。 |
39 | PCB 布线和布局 | 短线规则:保持布线尽可能短,特别是重要的信号线,例如时钟线,并确保将其振荡器放置在离器件非常近的位置。 |
40 | PCB 布线和布局 | 倒角规则:PCB设计时应避免尖角和直角,这会产生不必要的辐射和不良的工艺性能。所有线之间的角度应大于 135 度 |
41 | PCB 布线和布局 | 滤波电容焊盘到连接焊盘的导线应采用0.3mm粗的导线连接,互连长度≤1.27mm。 |
42 | PCB 布线和布局 | 一般高频部分位于接口部分,以减少布线长度。同时,还必须考虑高低频部分地平面的划分问题。通常,将两者的地平面分开,然后在接口处的单点处连接。 |
43 | PCB 布线和布局 | 对于过孔密集的区域,要注意避免在电源层和地层的镂空区域互连,形成平面层的分割,从而破坏平面层的完整性,从而导致地层信号线环路面积增大。 |
44 | PCB 布线和布局 | 电源层不重叠投影准则:对于两层或多层的PCB板,不同电源层应避免在空间上重叠。这主要是为了减少不同电源之间的干扰,特别是电压差异较大的电源。必须避免电源之间电源平面重叠的问题。如果难以避免,可以考虑中间接地层。 |
45 | PCB 布线和布局 | 3W规则:为了减少线与线之间的干扰,应保证线之间的距离足够大。当线中心距不小于3倍线宽时,可维持70%的电场且互不干扰。要达到98%的电场又不互相干扰,可以采用10W规则。 |
46 | PCB 布线和布局 | 20H规则:以1H(电源与地之间介质的厚度)为单位,如果压痕为20H,则70%的电场可以限制在地边缘,如果压痕为1000H,可将98%的电场限制在内部。 |
47 | PCB 布线和布局 | 55规则:选择印制板层数的规则,即当时钟频率达到5MHZ或脉冲上升时间小于5ns时,PCB必须使用多层板。如果使用双层板,最好将印制板的一侧单独作为完整的地平面 |
48 | PCB 布线和布局 | 混合信号 PCB 划分指南: 1. 将 PCB 划分为独立的模拟和数字部分; 2、将A/D转换器跨隔板放置; 3、不要将地线分开,板子模拟部分和数字部分下面统一设置; 4 在电路板的所有层中,数字信号只能在电路板的数字部分走线,模拟信号只能在电路板的模拟部分走线; 5 模拟电源和数字电源分离; 6 布线不能跨越划分的电源平面之间的间隙; 7、必须跨越分电源之间间隙的信号线应位于邻近大面积地的布线层上; 8、分析回地电流实际流动的路径和方式; |
49 | PCB 布线和布局 | 多层板是更好的板级EMC防护设计措施,推荐使用。 |
50 | PCB 布线和布局 | 信号电路和电源电路有单独的地线,最后公共点接地。它们共用一根地线是不合适的。 |
51 | PCB 布线和布局 | 信号返回地线使用独立的低阻抗接地回路。请勿将底盘或结构框架用作环路。 |
52 | PCB 布线和布局 | 工作于中短波的设备接地时,地线<1> |
53 | PCB 布线和布局 | 强信号地线和弱信号地线必须分开布置,并仅在一点连接到地网。 |
54 | PCB 布线和布局 | 一般设备至少必须有三根独立的地线:一根是低电平电路地(称为信号地),另一根是继电器、电机和高层电路地(称为干扰地或噪声地)接地线);二是设备使用交流电源时,电源的安全地线应与机箱地线连接。机箱和插座是绝缘的,但两者有一点是一样的。最后将所有地线连接起来一点接地。断路器电路在最大电流点单点接地。 f<1MHz时,一点接地;f>10MHz时,多点接地;当1MHz |
55 | PCB 布线和布局 | 避免接地环路的准则:电源线应靠近地线平行布线。 |
56 | PCB 布线和布局 | 散热器必须连接单板内的电源地或屏蔽地或保护地(先连接屏蔽地或保护地),以减少辐射干扰 |
57 | PCB 布线和布局 | 数字地与模拟地分开,地线加宽 |
58 | PCB 布线和布局 | 高速、中速、低速搅拌时,注意不同布局区域 |
59 | PCB 布线和布局 | 专用零伏线,电源线布线宽度≥1mm |
60 | PCB 布线和布局 | 电源线与地线应尽量靠近。整个印制板上的电源和地应呈“井”形分布,以平衡配电线路电流。 |
61 | PCB 布线和布局 | 尽量将干扰源线和感应线走成直角 |
62 | PCB 布线和布局 | 根据功率分类,不同类别的电线应分开捆扎,分开敷设的线束间距宜为50~75mm。 |
63 | PCB 布线和布局 | 在要求较高的情况下,内导体必须用360°完全包裹,并使用同轴连接器以保证电场屏蔽的完整性 |
64 | PCB 布线和布局 | 多层板:电源层和地层应相邻。高速信号应靠近接地层放置,非关键信号应靠近电源层放置。 |
65 | PCB 布线和布局 | 电源:当电路需要多个电源时,请将每个电源接地。 |
66 | PCB 布线和布局 | 过孔:使用高速信号时,过孔会产生 1-4nH 的电感和 0.3-0.8pF 的电容。因此,高速通道过孔应尽可能小。确保高速并行线路中的过孔数量一致。 |
67 | PCB 布线和布局 | 短截线:避免在高频和敏感信号线上使用短截线 |
68 | PCB 布线和布局 | 星形信号排列:避免使用高速敏感信号线 |
69 | PCB 布线和布局 | 放射状信号排列:避免用于高速敏感线路,保持信号路径宽度不变,穿过电源层和地的过孔不要太密。 |
70 | PCB 布线和布局 | 接地环路区域:保持信号路径及其接地回路靠近在一起将有助于最大限度地减少接地环路 |
71 | PCB 布线和布局 | 一般时钟电路布置在PCB板的中心或接地良好的位置,使时钟尽可能靠近微处理器,引线尽可能短。同时,只有石英晶振外壳接地。 |
72 | PCB 布线和布局 | 为了进一步增强时钟电路的可靠性,可以使用地线绕时钟区域进行隔离,增加晶振下方的接地面积,避免铺设其他信号线; |
73 | PCB 布线和布局 | 元件布局的原则是划分模拟电路部分和数字电路部分、高速电路和低速电路、大功率电路和小信号电路、噪声元件和非噪声元件,同时最小化组件的长度。它们之间的引线最大限度地减少了相互干扰耦合。 |
74 | PCB 布线和布局 | 电路板按功能分区。各分区电路的地线相互并联并一点接地。当电路板上有多个电路单元时,每个单元应有独立的接地回路。每个单元应在一个点连接到公共地。单面板和双面面板应在单点连接电源和地。 |
75 | PCB 布线和布局 | 重要信号线应尽可能短、粗,并在两侧添加保护地。当需要将信号引出时,应通过扁平电缆引出,并采用“地线-信号-地线”的相距。 |
76 | PCB 布线和布局 | I/O接口电路和电源驱动电路应尽可能靠近印制板边缘 |
77 | PCB 布线和布局 | 除时钟电路外,尽量避免在噪声敏感器件和电路下方布线。 |
78 | PCB 布线和布局 | 当印刷电路板具有PCI、ISA等高速数据接口时,应注意电路板按照信号频率递进布局,即从插槽接口开始,高频电路、中频电路、低频电路依次布置。让易受干扰的电路远离数据接口。 |
79 | PCB 布线和布局 | 印刷电路上的信号引线越短越好。最长不要超过25cm,过孔数量尽量少。 |
80 | PCB 布线和布局 | 信号线需要转弯时,应采用45度或圆弧形折线布线,避免使用90度折线,以减少高频信号的反射。 |
81 | PCB 布线和布局 | 接线时避免90度折线,以减少高频噪声发射 |
82 | PCB 布线和布局 | 注意晶振接线。晶振和单片机的管脚尽量靠近,时钟区域用地线隔离。晶振外壳要接地并固定 |
83 | PCB 布线和布局 | 电路板的合理分区,如强弱信号、数字信号和模拟信号。尽可能远离干扰源(如电机、继电器)和敏感元件(如微控制器) |
84 | PCB 布线和布局 | 使用地线将数字区域与模拟区域隔离。数字地和模拟地应分开,最后一点连接到电源地。这也是A/D、D/A芯片接线的原理。制造商在分配A/D和D/A芯片引脚排列时已考虑到这一要求 |
85 | PCB 布线和布局 | 单片机和大功率设备的地线必须单独接地,以减少相互干扰。大功率器件尽量放置在电路板边缘 |
86 | PCB 布线和布局 | 布线时尽量减少环路回路的面积,以减少感应噪声 |
87 | PCB 布线和布局 | 接线时,电源线和地线应尽可能粗。除了降低压降,更重要的是降低耦合噪声 |
88 | PCB 布线和布局 | IC元件应尽量直接焊接在电路板上,尽量少用IC插座 |
89 | PCB 布线和布局 | 参考点一般应设置在印制板的左、下边界线的交点(或延长线的交点)或插件上的第一个焊盘处。 |
90 | PCB 布线和布局 | 建议使用25mil网格进行布局 |
91 | PCB 布线和布局 | 总连线尽量短,关键信号线最短 |
92 | PCB 布线和布局 | 同一类型的元件在X或Y方向上应保持一致。同一类型的极化分立元件也应力求X或Y方向一致,以利于生产和调试; |
93 | PCB 布线和布局 | 元件的放置应方便调试和维护。小元件不能放置在大元件旁边。需要调试的组件周围应有足够的空间。加热元件应有足够的空间,以利于散热。热敏感元件应远离发热元件。 |
94 | PCB 布线和布局 | 双列直插元件之间的距离应>2mm。 BGA与相邻器件之间的距离>5mm。电阻、电容等小型贴片元件之间的距离>0.7mm。贴片元件焊盘的外侧与相邻插件元件焊盘的外侧应>2mm。压接元件周围5mm范围内不能放置插件元件。贴装元件不能放置在焊接面周围5mm以内。 |
95 | PCB 布线和布局 | 集成电路的去耦电容应尽可能靠近芯片的电源引脚。原则是高频最接近。保持其与电源和地之间的环路尽可能短。 |
96 | PCB 布线和布局 | 旁路电容应均匀分布在IC周围。 |
97 | PCB 布线和布局 | 在布局元件时,使用同一电源的元件应尽可能放置在一起,以方便将来的电源划分。 |
98 | PCB 布线和布局 | 用于阻抗匹配的电阻元件应根据其特性合理布置。 |
99 | PCB 布线和布局 | 匹配电容和电阻的布局必须明确区分其用途。对于多负载端子匹配,必须放在信号的最远端进行匹配。 |
100 | PCB 布线和布局 | 匹配电阻布局时应靠近信号驱动端。距离一般不超过500m。 |
101 | PCB 布线和布局 | 调整字符。所有字符均不能放入盘中。确保组装后能够清晰地看到字符信息。所有字符在 X 或 Y 方向上应保持一致。字符和丝网印刷的大小要统一。 |
102 | PCB 布线和布局 | 优先考虑关键信号线:电源、模拟小信号、高速信号、时钟信号、同步信号等关键信号优先走线; |
103 | PCB 布线和布局 | 最小环路规则:即信号线与其环路形成的环路面积应尽可能小,且环路面积应尽可能小。环路面积越小,对外辐射越少,从外界受到的干扰也越小。在双层板设计中,当留有足够的空间供电源使用时,剩余部分应填充参考地,并添加一些必要的过孔以有效连接双面信号,并尽量减少一些过孔。关键信号。使用接地隔离。对于某些频率较高的设计,需要特别考虑其他平面信号环路问题。建议使用多层板。 |
104 | PCB 布线和布局 | 接地线的最低准则:尽可能缩短和加粗接地线(特别是对于高频电路)。对于不同电平运行的电路,不能使用长的公共地线。 |
105 | PCB 布线和布局 | 如果内部电路与金属外壳连接,必须单点接地,以防止放电电流流过内部电路 |
106 | PCB 布线和布局 | 对电磁干扰敏感的元件需要屏蔽,以将其与能产生电磁干扰的元件或线路隔离。如果此类线必须经过组件,则它们应以 90° 角相交。 |
107 | PCB 布线和布局 | 布线层应紧邻整个金属平面布置。这种布置是为了产生通量抵消 |
108 | PCB 布线和布局 | 接地点之间形成许多环路,这些环路的直径(或接地点之间的距离)应小于最高频率波长的1/20 |
109 | PCB 布线和布局 | 单面板或双面面板的电源线和地线应尽可能靠近。最好的方法是将电源线敷设在印制板的一侧,将地线敷设在印制板的另一侧,使顶部和底部重叠。这样会使电源的阻抗达到最低 |
110 | PCB 布线和布局 | 信号走线(尤其是高频信号)应尽可能短 |
111 | PCB 布线和布局 | 两导体之间的距离必须符合电气安全设计规定,电压差不得超过其间空气和绝缘介质的击穿电压,否则会产生电弧。在0.7ns到10ns的时间内,电弧电流将达到数十A,有时甚至超过100A。电弧将一直维持到两个导体接触并短路或电流太低而无法维持电弧。可能产生尖峰电弧的例子包括手或金属物体。设计时要注意识别。 |
112 | PCB 布线和布局 | 紧邻双面板添加接地层,并将接地层以最短距离连接到电路上的接地点。 |
113 | PCB 布线和布局 | 确保每个电缆入口点距机箱接地的距离在 40 毫米(1.6 英寸)以内。 |
114 | PCB 布线和布局 | 将连接器外壳和金属开关外壳连接至机箱接地。 |
115 | PCB 布线和布局 | 在薄膜键盘周围放置一个宽的导电保护环,将环的外周连接到金属机箱,或至少连接到金属机箱的四个角。请勿将此保护环连接至 PCB 接地。 |
116 | PCB 布线和布局 | 采用多层PCB:与双面PCB相比,地平面和电源平面以及紧密排列的信号线-地线间距可以减少共模阻抗(公共阻抗)和电感耦合,使其双面板单面面积为 PCB 的 1/10 至 1/100。尝试将每个信号层尽可能靠近电源层或接地层放置。 |
117 | PCB 布线和布局 | 对于顶面和底面都有元件的高密度PCB,连接走线非常短,填充量较多,可以使用内层走线。大多数信号线以及电源层和接地层都位于内层,因此起到屏蔽法拉第盒的作用。 |
118 | PCB 布线和布局 | 如果可能,将所有连接器保留在电路板的一侧。 |
119 | PCB 布线和布局 | 在引出机箱外的连接器下方(容易受到 ESD 直接击中)的所有 PCB 层上放置宽机箱接地或多边形填充接地,并以大约 13mm 的间隔通过过孔连接它们。一起。 |
120 | PCB 布线和布局 | PCB 组装期间,请勿在顶部或底部安装孔焊盘上涂抹任何焊料。使用带内嵌垫圈的螺钉实现 PCB 与接地平面上的金属底盘/屏蔽或支架的紧密接触。 |
121 | PCB 布线和布局 | 每层机箱地与电路地之间设置相同的“隔离带”;如果可能,请保持 0.64 毫米(0.025 英寸)的间隔距离。 |
122 | PCB 布线和布局 | 在电路周围设置环形接地,以防止 ESD 干扰: 1. 在整个电路板周围设置环形接地路径; 2、各层环地宽度>2.5mm(0.1英寸); 3.使用每隔13mm(0.5英寸)的孔将其连接至环形地; 4、将环形地连接到多层电路的公共地; 5、对于安装在金属机箱或屏蔽装置中的双面板,环形地应连接至电路公共地; 6、非屏蔽双面电路将环形地连接到机箱地,并且环形地不会涂阻焊剂,以便环形地可以充当ESD放电棒。在环形接地(所有层)某处至少放置 0.5 毫米宽(0.020 英寸)的间隙,以避免形成大的接地环路; 7. 如果电路板不会放置在金属机箱或屏蔽装置中,则不能在电路板的顶部和底部机箱地线上涂阻焊剂,以便它们可以用作 ESD 电弧的放电棒。 |
123 | PCB 布线和布局 | 在静电放电直接影响的区域,必须在每条信号线附近铺设地线。 |
124 | PCB 布线和布局 | 易受ESD影响的电路放置在PCB的中间区域,以减少被触摸的可能性。 |
125 | PCB 布线和布局 | 当信号线长度大于300mm(12英寸)时,必须平行敷设地线。 |
126 | PCB 布线和布局 | 安装孔连接指南:可以连接到电路的公共地,也可以与其隔离。 1、当金属支架必须与金属屏蔽装置或机箱配合使用时,必须使用0Ω电阻连接。 2、确定安装孔尺寸,实现金属或塑料支架的可靠安装。在安装孔的顶层和底层使用大焊盘。底部焊盘不要使用阻焊剂,并确保底部焊盘没有被波峰焊接。 |
127 | PCB 布线和布局 | 受保护的信号线与未受保护的信号线严禁平行布置。 |
128 | PCB 布线和布局 | 复位、中断、控制信号线接线指南: 1、采用高频滤波; 2、远离输入、输出电路; 3.远离电路板边缘。 |
129 | PCB 布线和布局 | 机箱内的电路板未安装在开口或内缝处。 |
130 | PCB 布线和布局 | 将对静电最敏感的电路板放在中间,人不易接触到的地方;将对静电敏感的元件放置在电路板中间,人类不易触及的地方。 |
131 | PCB 布线和布局 | 两块金属之间粘合的标准: 1.实心粘合带优于编织粘合带; 2、粘接区域不得潮湿或积水; 3、使用多根导线将机箱内所有电路板的地平面或地网格连接在一起; 4 确保粘合点和垫圈的宽度大于5mm。 |
132 | 电路设计 | 信号滤波腿耦合:对于每个模拟放大器电源,必须在最靠近放大器电路的连接处添加去耦电容器。对于数字集成电路,成组添加去耦电容。在电动机、发电机的电刷上加装电容旁路、在各绕组支路串联R-C滤波器、在电源入口处加低通滤波等措施抑制干扰。滤波器应尽可能靠近被滤波的设备安装,并使用短的屏蔽引线作为耦合介质。所有滤波器必须屏蔽,输入和输出引线应隔离。 |
133 | 电路设计 | 每个功能板对电源的电压波动范围、纹波、噪声、负载调整率等都有明确的要求。二次电源传输到功能板时必须满足上述要求 |
134 | 电路设计 | 在金属屏蔽内安装具有辐射源特性的电路,以最大限度地减少瞬态干扰。 |
135 | 电路设计 | 在电缆入口处添加防护装置 |
136 | 电路设计 | 每个IC的电源引脚应加一个旁路电容(一般为104)和一个平滑电容(10uF~100uF)接地。大面积IC的每个角的电源引脚还应加旁路电容和平滑电容。 |
137 | 电路设计 | 滤波器选择的阻抗失配标准:对于低阻抗噪声源,滤波器需要高阻抗(大串联电感);对于高阻抗噪声源,滤波器需要低阻抗(大并联电容)) |
138 | 电路设计 | 电容器外壳、辅助端子、正负极与电路板必须完全隔离 |
139 | 电路设计 | 滤波器连接器必须良好接地,金属壳滤波器采用表面接地。 |
140 | 电路设计 | 滤波器连接器的所有引脚都必须经过滤波 |
141 | 电路设计 | 在数字电路的电磁兼容设计中,需要考虑的是由数字脉冲的上升沿和下降沿决定的频率带宽,而不是数字脉冲的重复频率。方波数字信号印刷电路板的设计带宽设置为 1/πtr,通常应考虑该带宽的十倍频率 |
142 | 电路设计 | 使用R-S触发器作为设备控制按钮和设备电子电路之间的缓冲器 |
143 | 电路设计 | 降低敏感线路的输入阻抗,有效降低引入干扰的可能性。 |
144 | 电路设计 | LC滤波器 低输出阻抗电源和高阻抗数字电路之间需要一个LC滤波器,以保证环路的阻抗匹配 |
145 | 电路设计 | 电压校准电路:在输入输出端需加去耦电容(如0.1μF),旁路电容值遵循10μF/A标准。 |
146 | 电路设计 | 信号端接:高频电路的源端和目的地之间的阻抗匹配非常重要。错误的匹配会导致信号反馈和阻尼振荡。过多的射频能量会导致 EMI 问题。此时需要考虑信号终止。 信号终端有以下类型:串联/源终端、并联终端、 RC 终端、戴维宁终端和二极管终端。 |
147 | 电路设计 | MCU 电路: I/O 引脚:空出的 I/O 引脚应连接至高阻抗,以减少供电电流。并避免漂浮。 IRQ 引脚:必须采取措施防止 IRQ 引脚上的静电放电。例如,使用双向二极管、Transorb 或金属氧化物变阻器。 复位引脚:复位引脚必须有延时。这可以防止MCU在上电初始阶段被复位。 振荡器:只要满足要求,MCU 使用的时钟振荡频率越低越好。 将时钟电路、校准电路和去耦电路靠近 MCU |
148 | 电路设计 | 对于10路输出以下的小规模集成电路,当工作频率≤50MHZ时,至少必须外接1个0.1uf的滤波电容。当工作频率≥50MHZ时,每个电源引脚均配置0.1uf滤波电容; |
149 | 电路设计 | 对于中大规模集成电路,每个电源引脚配接一个0.1uf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数,每5个输出配接一个0.1uf滤波电容。 |
150 | 电路设计 | 对无有源器件的区域,每6cm2至少配接一个0.1uf的滤波电容 |
151 | 电路设计 | 对于超高频电路,每个电源引脚配接一个1000pf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数,每5个输出配接一个1000pf的滤波电容 |
152 | 电路设计 | 高频电容应尽可能靠近IC电路的电源引脚处。 |
153 | 电路设计 | 每5只高频滤波电容至少配接一只一个0.1uf滤波电容; |
154 | 电路设计 | 每5只10uf至少配接两只47uf低频的滤波电容; |
155 | 电路设计 | 每100cm2范围内,至少配接1只220uf或470uf低频滤波电容; |
156 | 电路设计 | 每个模块电源出口周围应至少配置2只220uf或470uf电容,如空间允许,应适当增加电容的配置数量; |
157 | 电路设计 | 脉冲与变压器隔离准则:脉冲网络和变压器须隔离,变压器只能与去耦脉冲网络连接,且连接线最短。 |
158 | 电路设计 | 在开关和闭合器的开闭过程中,为防止电弧干扰,可以接入简单的RC网络、电感性网络,并在这些电路中加入一高阻、整流器或负载电阻之类,如果还不行,就将输入和载出引线进行屏蔽。此外,还可以在这些电路中接入穿心电容。 |
159 | 电路设计 | 退耦、滤波电容须按照高频等效电路图来分析其作用。 |
160 | 电路设计 | 各功能单板电源引进处要采用合适的滤波电路,尽可能同时滤除差模噪声和共模噪声,噪声泄放地与工作地特别是信号地要分开,可考虑使用保护地;集成电路的电源输入端要布置去耦电容,以提高抗干扰能力 |
161 | 电路设计 | 明确各单板最高工作频率,对工作频率在160MHz(或200 MHz)以上的器件或部件采取必要的屏蔽措施,以降低其辐射干扰水平和提高抗辐射干扰的能力 |
162 | 电路设计 | 如有可能在控制线(于印刷板上)的入口处加接R-C去耦,以便消除传输中可能出现的干扰因素。 |
163 | 电路设计 | 用R-S触发器做按钮与电子线路之间配合的缓冲 |
164 | 电路设计 | 在次级整流回路中使用快恢复二极管或在二极管上并联聚酯薄膜电容器 |
165 | 电路设计 | 对晶体管开关波形进行“修整” |
166 | 电路设计 | 降低敏感线路的输入阻抗 |
167 | 电路设计 | 如有可能在敏感电路采用平衡线路作输入,利用平衡线路固有的共模抑制能力克服干扰源对敏感线路的干扰 |
168 | 电路设计 | 将负载直接接地的方式是不合适 |
169 | 电路设计 | 注意在IC近端的电源和地之间加旁路去耦电容(一般为104) |
170 | 电路设计 | 如有可能,敏感电路采用平衡线路作输入,平衡线路不接地 |
171 | 电路设计 | 继电器线圈增加续流二极管,消除断开线圈时产生的反电动势干扰。仅加 续流二极管会使继电器的断开时间滞后,增加稳压二极管后继电器在单位时间内可 动作更多的次数 |
172 | 电路设计 | 在继电器接点两端并接火花抑制电路(一般是RC串联电路,电阻一般选几K 到几十K,电容选0.01uF),减小电火花影响 |
173 | 电路设计 | 给电机加滤波电路,注意电容、电感引线要尽量短 |
174 | 电路设计 | 电路板上每个IC要并接一个0.01μF~0.1μF高频电容,以减小IC对电源的 影响。注意高频电容的布线,连线应靠近电源端并尽量粗短,否则,等于增大了电 容的等效串联电阻,会影响滤波效果 |
175 | 电路设计 | 可控硅两端并接RC抑制电路,减小可控硅产生的噪声(这个噪声严重时可能 会把可控硅击穿的) |
176 | 电路设计 | 许多单片机对电源噪声很敏感,要给单片机电源加滤波电路 或稳压器,以减小电源噪声对单片机的干扰。比如,可以利用磁珠和电容 组成π形滤波电路,当然条件要求不高时也可用100Ω电阻代替磁珠 |
177 | 电路设计 | 如果单片机的I/O口用来控制电机等噪声器件,在I/O口与噪声源之 间应加隔离(增加π形滤波电路)。 控制电机等噪声器件,在I/O口与噪声源之 间应加隔离(增加π形滤波电路)。 |
178 | 电路设计 | 在单片机I/O口,电源线,电路板连接线等关键地方使用抗干扰元件 如磁珠、磁环、电源滤波器,屏蔽罩,可显著提高电路的抗干扰性能 |
179 | 电路设计 | 对于单片机闲置的I/O口,不要悬空,要接地或接电源。其它IC的闲置 端在不改变系统逻辑的情况下接地或接电源 |
180 | 电路设计 | 对单片机使用电源监控及看门狗电路,如:IMP809,IMP706,IMP813, X25043,X25045等,可大幅度提高整个电路的抗干扰性能。 |
181 | 电路设计 | 在速度能满足要求的前提下,尽量降低单片机的晶振和选用低速数字 电路 |
182 | 电路设计 | 如有可能,在PCB板的接口处加RC低通滤波器或EMI抑制元件(如磁珠、信号滤波器等),以消除连接线的干扰;但是要注意不要影响有用信号的传输 |
183 | 电路设计 | 时钟输出布线时不要采用向多个部件直接串行地连接〔称为菊花式连接〕;而应该经缓存器分别向其它多个部件直接提供时钟信号 |
184 | 电路设计 | 延伸薄膜键盘边界使之超出金属线12mm,或者用塑料切口来增加路径长度。 |
185 | 电路设计 | 在靠近连接器的地方,要将连接器上的信号用一个L-C或者磁珠-电容滤波器接到连接器的机箱地上。 |
186 | 电路设计 | 在机箱地和电路公共地之间加入一个磁珠。 |
187 | 电路设计 | 电子设备内部的电源分配系统是遭受ESD电弧感性耦合的主要对象,电源分配系统防ESD措施:1将电源线和相应的回路线紧密绞合在一起;2在每一根电源线进入电子设备的地方放一个磁珠;3在每一个电源管脚和紧靠电子设备机箱地之间放一个瞬流抑制器、金属氧化压敏电阻(MOV)或者1kV高频电容;4最好在PCB上布置专门的电源和地平面,或者紧密的电源和地栅格,并采用大量旁路和去耦电容。 |
188 | 电路设计 | 在接收端放置串联的电阻和磁珠,对易被ESD击中的电缆驱动器,也可在驱动端放置串联的电阻或磁珠。 |
189 | 电路设计 | 在接收端放置瞬态保护器。1用短而粗的线(长度小于5倍宽度,最好小于3倍宽度)连接到机箱地。2从连接器出来的信号线和地线要直接接到瞬态保护器,然后才能接电路的其它部分。 |
190 | 电路设计 | 在连接器处或者离接收电路25mm(1.0英寸)的范围内,放置滤波电容。1用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度,最好小于3倍宽度)。2信号线和地线先连接到电容再连接到接收电路。 |
191 | 机壳 | 金属机箱上,开口最大直径≤λ/20,λ为机内外最高频电磁波的波长;非金属机箱在电磁兼容设计上视同为无防护。 |
192 | 机壳 | 屏蔽体的接缝数最少;屏蔽体的接缝处,多接点弹簧压顶接触法具有较好的电连续性;通风孔D<3mm,这个孔径能有效避免较大的电磁泄露或进入;屏蔽开口处(如通风口)用细铜网或其它适当的导电材料封堵;通风孔金属网如须经常取下,可用螺钉或螺栓沿孔口四周固定,但螺钉间距<25mm以保持连续线接触 |
193 | 机壳 | f>1MHz,0.5mm厚的任何金属板屏蔽体,都将场强减弱99%;当f>10MHz,0.1mm的铜皮屏蔽体将场强减弱99%以上;f>100MHz,绝缘体表面的镀铜层或镀银层就是良好的屏蔽体。但需注意,对塑料外壳,内部喷覆金属涂层时,国内的喷涂工艺不过关,涂层颗粒间连续导通效果不佳,导通阻抗较大,应重视其喷涂不过关的负面效果。 |
194 | 机壳 | 整机保护地连接处不涂绝缘漆,要保证与保护地电缆可靠的金属接触,避免仅仅依靠螺丝螺纹做接地连接的错误方式 |
195 | 机壳 | 建立完善的屏蔽结构,带有接地的金属屏蔽壳体可将放电电流释放到地 |
196 | 机壳 | 建立一个击穿电压为20kV的抗ESD环境;利用增加距离来保护的措施都是有效的。 |
197 | 机壳 | 电子设备与下列各项之间的路径长度超过20mm,包括接缝、通风口和安装孔在内任何用户操作者能够接触到的点,可以接触到的未接地金属,如紧固件、开关、操纵杆和指示器。 |
198 | 机壳 | 在机箱内用聚脂薄膜带来覆盖接缝以及安装孔,这样延伸了接缝/过孔的边缘,增加了路径长度。 |
199 | 机壳 | 用金属帽或者屏蔽塑料防尘盖罩住未使用或者很少使用的连接器。 |
200 | 机壳 | 使用带塑料轴的开关和操纵杆,或将塑料手柄/套子放在上面来增加路径长度。避免使用带金属固定螺丝的手柄。 |
201 | 机壳 | 将LED和其它指示器装在设备内孔里,并用带子或者盖子将它们盖起来,从而延伸孔的边沿或者使用导管来增加路径长度。 |
202 | 机壳 | 将散热器靠近机箱接缝,通风口或者安装孔的金属部件上的边和拐角要做成圆弧形状。 |
203 | 机壳 | 塑料机箱中,靠近电子设备或者不接地的金属紧固件不能突出在机箱中。 |
204 | 机壳 | 高支撑脚使设备远离桌面或地面可以解决桌面/地面或者水平耦合面的间接ESD耦合问题。 |
205 | 机壳 | 在薄膜键盘电路层周围涂上粘合剂或密封剂。 |
206 | 机壳 | 机箱结合点和边缘防护准则:结合点和边缘很关键,在机箱箱体接合处,要使用耐高压硅树脂或者垫圈实现密闭、防ESD、防水和防尘。 |
207 | 机壳 | 不接地机箱至少应该具有20kV的击穿电压(规则A1到A9);而对接地机箱,电子设备至少要具备1500V击穿电压以防止二级电弧,并且要求路径长度大于等于2.2mm。 |
208 | 机壳 | 机箱用以下屏蔽材料制作:金属板;聚酯薄膜/铜或者聚酯薄膜/铝压板;具有焊接结点的热成型金属网;热成型金属化的纤维垫子(非编织)或者织物(编织);银、铜或者镍涂层;锌电弧喷涂;真空金属处理;无电电镀;塑料中加入导体填充材料; |
209 | 机壳 | 屏蔽材料防电化学腐蚀准则:相互接触的部件彼此之间的电势 (EMF)<0.75V。如果在一个盐性潮湿环境中,那么彼此之间的电势必须<0.25V。阳极(正极)部件的尺寸应该大于阴极(负极)部件。 |
210 | 机壳 | 用缝隙宽度5倍以上的屏蔽材料叠合在接缝处。 |
211 | 机壳 | 在屏蔽层与箱体之间每隔20mm(0.8英寸)的距离通过焊接、紧固件等方式实现电连接。 |
212 | 机壳 | 用垫圈实现缝隙的桥接,消除开槽并且在缝隙之间提供导电通路。 |
213 | 机壳 | 避免屏蔽材料中出现直拐角以及过大的弯角。 |
214 | 机壳 | 孔径≤20mm以及槽的长度≤20mm。相同开口面积条件下,优先采取开孔而不是开槽。 |
215 | 机壳 | 如果可能,用几个小的开口来代替一个大的开口,开口之间的间距尽量大。 |
216 | 机壳 | 对接地设备,在连接器进入的地方将屏蔽层和机箱地连接在一起;对未接地(双重隔离)设备,将屏蔽材料同开关附近的电路公共地连接起来。 |
217 | 机壳 | 尽可能让电缆进入点靠近面板中心,而不是靠近边缘或者拐角的位置。 |
218 | 机壳 | 在屏蔽装置中排列的各个开槽与ESD电流流过的方向平行而不是垂直。 |
219 | 机壳 | 在安装孔的位置使用带金属支架的金属片来充当附加的接地点,或者用塑料支架来实现绝缘和隔离。 |
220 | 机壳 | 在塑料机箱上的控制面板和键盘位置处安装局部屏蔽装置来阻止ESD: |
221 | 机壳 | 电源连接器和引向外部的连接器的位置,要连接到机箱地或者电路公共地。 |
222 | 机壳 | 在塑料中使用聚酯薄膜/铜或者聚酯薄膜/铝压板,或者使用导电涂层或导电填充物。 |
223 | 机壳 | 在铝板上使用薄的导电铬化镀层或者铬酸盐涂层 ,但不能采用阳极电镀。 |
224 | 机壳 | 在塑料中要使用导电填充材料。注意铸型部件表面通常有树脂材料,很难实现低电阻的连接。 |
225 | 机壳 | 在钢材料上使用薄的导电铬酸盐涂层。 |
226 | 机壳 | 让清洁整齐的金属表面直接接触而不要依靠螺钉来实现金属部件的连接。 |
227 | 机壳 | 沿整个外围用屏蔽涂层(铟锡氧化物、铟氧化物和锡氧化物等)将显示器与机箱屏蔽装置连接在一起。 |
228 | 机壳 | 在操作者常接触的位置处,要提供一个到地的抗静电(弱导电)路径,比如键盘上的空格键。 |
229 | 机壳 | 要让操作员很难产生到金属板边缘或角的电弧放电。电弧放电到这些点会比电弧放电到金属板中心导致更多间接ESD的影响。 |
230 | 其他 | 显示窗口的屏蔽防护准则:1加装屏蔽防护窗;2对外电路部分与机内的电路连接通过滤波器件相连。 |
231 | 其他 | 按键窗口防护准则: |
232 | 器件选型 | 电容器尽量选择贴片电容,引线电感小。 |
233 | 器件选型 | 稳定电源的供电旁路电容,选择电解电容 |
234 | 器件选型 | 交流耦合及电荷存储用电容器选择聚四氟乙烯电容器或其它聚脂型(聚丙烯、聚苯乙烯等)电容器。 |
235 | 器件选型 | 高频电路退耦用单片陶瓷电容器 |
236 | 器件选型 | 电容选择的标准是: 尽可能低的ESR电容; 尽可能高的电容的谐振频率值; |
237 | 器件选型 | 铝电解电容器应当避免在下述情况下使用: a、高温(温度超过最高使用温度) b、过流(电流超过额定纹波电流),施加纹波电流超过额定值後,会导致电容器体过热,容量下降,寿命缩短。 c、过压(电压超过额定电压),当电容器上所施加电压高於额定工作电压时,电容器的漏电流将上升,其电氧物性将在短期内劣化直至损坏。 d、施加反向电压或交流电压,当值流铝电解电容器按反极性接入电路时,电容器会导致电子线路短路,由此产生的电流会引致电容器损坏。若电路中有可能在负引线施加正极电压,请选无极性产品。 e、使用於反复多次急剧充放电的电路中,当常规电容器被用作快速充电用途。其使用寿命可能会因为容量下降,温度急剧上升等而缩减。 |
238 | 器件选型 | 只有在屏蔽机箱上才有必要使用滤波连接器 |
239 | 器件选型 | 选用滤波器连接器时,除了要选用普通连接器时要考虑的因素外,还应考虑滤波器的截止频率。当连接器中各芯线上传输的信号频率不同时,要以频率最高的信号为基准来确定截止频率 |
240 | 器件选型 | 封装尽可能选择表贴 |
241 | 器件选型 | 电阻选择首选碳膜,其次金属膜,因功率原因需选线绕时,一定要考虑其电感效应 |
242 | 器件选型 | 电容选择应注意铝电解电容、钽电解电容适用于低频终端;陶制电容适合于中频范围(从KHz到MHz);陶制和云母电容适合于甚高频和微波电路;尽量选用低ESR(等效串联电阻)电容 |
243 | 器件选型 | 旁路电容选择电解电容,容值选10-470PF,主要取决于PCB板上的瞬态电流需求 |
244 | 器件选型 | 去耦电容应选择陶瓷电容,容值选旁路电容的1/100或1/1000。取决于最快信号的上升时间和下降时间。比如100MHz取10nF,33MHz取4.7-100nF,选择ESR值小于1欧姆 选择NPO(锶钛酸盐电介质)用作50MHz以上去耦,选择Z5U(钡钛酸盐)用作低频去耦,最好是选择相差两个数量级的电容并联去耦 |
245 | 器件选型 | 电感选用时,选择闭环优于开环,开环时选择绕轴式优于棒式或螺线管式。选择铁磁芯应用于低频场合,选择铁氧体磁心应用于高频场合 |
246 | 器件选型 | 铁氧体磁珠 高频衰减10dB |
247 | 器件选型 | 铁氧体夹 MHz频率范围的共模(CM)、差模(DM)衰减达10-20dB |
248 | 器件选型 | 二极管选用: 肖特基二极管:用于快速瞬态信号和尖脉冲保护; 齐纳二极管:用于ESD(静电放电)保护;过电压保护;低电容高数据率信号保护 瞬态电压抑制二极管(TVS):ESD激发瞬时高压保护,瞬时尖脉冲消减 变阻二极管:ESD保护;高压和高瞬态保护 |
249 | 器件选型 | 集成电路: 选用 CMOS器件尤其是高速器件有动态功率要求,需要采取去耦措施以便满足其瞬时功率要求。 高频环境中,引脚会形成电感,数值约为1nH/1mm,引脚末端也会向后呈小电容效应,大约有4pF。表贴器件有利于EMI性能,寄生电感和电容值分别为0.5nH和0.5pF。 放射状引脚优于轴向平行引脚; TTL与CMOS混合电路因为开关保持时间不同,会产生时钟、有用信号和电源的谐波,因此最好选择同系列逻辑电路。 未使用的CMOS器件引脚,要通过串联电阻接地或者接电源。 |
250 | 器件选型 | 滤波器的额定电流值取实际工作电流值的1.5倍。 |
251 | 器件选型 | 电源滤波器的选择:依据理论计算或测试结果,电源滤波器应达到的插损值为IL,实际选型时应选择插损为IL+20dB大小的电源滤波器。 |
252 | 器件选型 | 交流滤波器和支流滤波器在实际产品中不可替换使用,临时性样机中,可以用交流滤波器临时替代直流滤波器使用;但直流滤波器绝对不可用于交流场合,直流滤波器对地电容的滤波截止频率较低,交流电流会在其上产生较大损耗。 |
253 | 器件选型 | 避免使用静电敏感器件,选用器件的静电敏感度一般不低于2000V,否则要仔细推敲、设计抗静电的方法。在结构方面,要实现良好的地气连接及采取必要的绝缘或屏蔽措施,提高整机的抗静电能力 |
254 | 器件选型 | 带屏蔽的双绞线,信号电流在两根内导线上流动,噪声电流在屏蔽层里流动,因此消除了公共阻抗的耦合,而任何干扰将同时感应到两根导线上,使噪声相消 |
255 | 器件选型 | 非屏蔽双绞线抵御静电耦合的能力差些。但对防止磁场感应仍有很好作用。非屏蔽双绞线的屏蔽效果与单位长度的导线扭绞次数成正比 |
256 | 器件选型 | 同轴电缆有较均匀的特性阻抗和较低的损耗,使从直流到甚高频都有较好特性。 |
257 | 器件选型 | 凡是能不用高速逻辑电路的地方就不要用高速逻辑电路 |
258 | 器件选型 | 在选择逻辑器件时,尽量选上升时间比5ns长的器件,不要选比电路要求时序快的逻辑器件 |
259 | 系统 | 多个设备相连为电气系统时,为消除地环路电源引起的干扰,采用隔离变压器、中和变压器、光电耦合器和差动放大器共模输入等措施来隔离。 |
260 | 系统 | 识别干扰器件和干扰电路:在启停或运行状态下,电压变化率dV/dt、电流变化率di/dt较大的器件或电路,为干扰器件或干扰电路。 |
261 | 系统 | 在薄膜键盘电路和与其相对的邻近电路之间放置一个接地的导电层。 |
262 | 线缆与接插件 | PCB布线与布局隔离准则:强弱电流隔离、大小电压隔离,高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离,分界标准为相差一个数量级。隔离方法包括:屏蔽其中一个或全部独立屏蔽、空间远离、地线隔开。 |
263 | 线缆与接插件 | 无屏蔽的带状电缆。最佳接线方式是信号与地线相间,稍次的方法是一根地、两根信号再一根地依次类推,或专用一块接地平板 |
264 | 线缆与接插件 | 信号电缆屏蔽准则:1强干扰信号传输使用双绞线或专用外屏蔽双绞线。2直流电源线应用屏蔽线;3交流电源线应用扭绞线;4所有进入屏蔽区的信号线/电源线均须经过滤波。5一切屏蔽线(套)两端应与地有良好的接触,只要不产生有害接地环路,所有电缆屏蔽套都应两端接地,对非常长的电缆,则中间也应有接地点。6在灵敏的低电平电路中,以消除接地环路中可能产生的干扰,对每电路都应有各自隔离和屏蔽好接地线。 |
265 | 线缆与接插件 | 屏蔽线紧贴金属底板准则:所有带屏蔽层的电缆宜紧贴金属板安放,防止磁场穿过金属地板和屏蔽线外皮构成的回路 |
266 | 线缆与接插件 | 印刷电路的插头也要多安排一些零伏线作为线间隔离 |
267 | 线缆与接插件 | 减小干扰和敏感电路的环路面积最好办法是使用双绞线和屏蔽线 |
268 | 线缆与接插件 | 双绞线在低于100KHz下使用非常有效,高频下因特性阻抗不均匀及由此造成的波形反射而受到限制 |